/*
- @Author: 丫丫的刀了
- @Date: 2025-01-12 15:32:25
- @Last Modified by: 丫丫的刀了
- @Last Modified time: 2025-01-21 23:51:53
/
/ - @Author: 丫丫的刀了
- @Date: 2025-01-12 15:32:24
- @Last Modified by: 丫丫的刀了
- @Last Modified time: 2025-01-12 15:32:24
/
/ - @Author: 丫丫的刀了
- @Date: 2025-01-12 15:32:19
- @Last Modified by: 丫丫的刀了
- @Last Modified time: 2025-01-12 15:32:19
*/
文章的标题
title: “计算机硬件”
文章的时间
date: 2024-12-03T19:40:31+08:00
文章是否为草稿状态 草稿状态不会发布到文章列表
draft: false
文章描述 在文章列表页展示的内容
description: “文章描述”
文章的过期时间 过期后不会发布到文章列表
#expiryDate: //.ExpiryDate
文章的发布时间 未到达发布时间不会发布到文章列表
#publishDate: //.PublishDate
上次修改的日期
#lastmod: // .Lastmod
作者
author: “OverLookArt”
计算机硬件组成结构源于冯·诺依曼计算机结构。冯·诺依曼计算机结构将硬件划分为5部分：控制器、运算器、存储器、输入设备、输出设备。其中控制器与运算器以及其他的部件组成了处理器,输入设备和输出设备被集成为一体，按照传输过程被划分为总线、接口和外部设备。
block-beta
columns 3
block:group1:1
columns 1
block:group2:1
控制器
运算器
end
存储器
end
blockArrow1<["接口"]>(x)
block:group3:1
columns 1
输入设备
输出设备
end
处理器
处理器(Central Processing Unit, CPU)是计算机系统运算与控制的核心部件。
-
能力构成：从运算、控制、发展到多级缓存、多种通信总线和接口
-
精简指令集 RISC(Reduced Instruction Set Computers): ARM, Power
-
复杂指令集 CISC(Complex Instruction Set Computers): Intel, AMD x86
| № | 特性 | CISC | RISC |
|---|---|---|---|
| 0 | 指令数目 | 多 | 少 |
| 1 | 指令长度 | 可变长指令 | 大部分等长指令 |
| 2 | 控制器复杂性 | 复杂 | 简单 |
| 3 | 寻址方式 | 较丰富，提高编程灵活性 | 较少，以提高效率 |
| 4 | 编程遍历性 | 指令多，灵活 | 编程量大，采用较多通用寄存器 |
| 5 | 4 | 实现方式 | 微程序控制技术 |
存储器
按存储器的工作方式可分为：
- SRAM 静态随机存储器，用于 Cache
- DRAM 动态随机存储器，用于 主存
| № | 特性 | SRAM | DRAM |
|---|---|---|---|
| 0 | 存储单元 | 触发器 | 电容器 |
| 1 | 主要用途 | CaChe | 主存 |
| 2 | 操作 | 读/写 | 读/写/周期性刷新 |
| 3 | 读取速度 | 快 | 稍慢 |
| 4 | 存储容量 | 小 | 大 |
| 5 | 成本 | 稍高 | 低 |
| 6 | 芯片集成率 | 高 | 低 |
- 只读存储器 ROM (例如存储 mac 地址)
| № | ROM 分类 | 擦除方式 | 擦除速度 | 可编程次数 |
|---|---|---|---|---|
| 0 | 固定只读存储器 ROM | 无 | 无 | 无 |
| 1 | 可编程只读存储器 PROM | - | 较慢 | 一次 |
| 2 | 可擦除可编程只读存储器 EPROM | 紫外线照射 | 较慢 | 较少 |
| 3 | 电擦除可擦除可编程存储器 EEPROM | 电擦除 | 较快 | 100w次左右 |
| 4 | 闪速存储器(闪存, U盘) | 电擦除 | 最快 | 较少 |
计算机系统中的存储器通常采用分层体系结构，按照与处理器的物理距离可分为4个层次：
| № | 层次 | 物理位置 | 结构 | 容量大小 |
|---|---|---|---|---|
| 0 | 片上缓存 | 处理器核心内 | SRAM | 较小16kB～512kB |
| 1 | 片外缓存 | 处理器核心外 | SRAM | 略大256kB~4MB |
| 2 | 主存(内存) | 独立的部件/芯片，通过总线与处理器连接 | DRAM | 100MB～GB |
| 3 | 外存 | 主板之外 | 半导体、磁、光 | 较大 GB～TB |
总线
总线(Bus)在计算机中设备与设备之间传输信息的公共数据通道
- 内部总线：CPU 内部连接运算器、控制器、各寄存器部件之间的总线
- 系统总线(外部总线)：CPU 和计算机系统中其他高速功能部件相互连接的总线
- I/O 总线：中低速 I/O 设备相互连接的总线
系统总线按传输信息内容的不同可分为3类，数据总线、地址总线和控制总线
- 数据总线：用来传输各功能部件之间的数据信息，它是双向传输总线，
其位数与机器字长、存储字长有关 - 地址总线：用来指出数据总线上的源数据或目的数据所在的主存单元或 I/O 端口的地址，它是单向传输总线，
地址总线的位数与主存地址空间大小有关 - 控制总线：是传输的控制信息，包括 CPU 送出的控制命令和主存或外设返回 CPU 的反馈信号，
按数据传输格式将总线分为串行总线与并行总线
| № | 总线分类 | 数据线 | 特点 | 应用 |
|---|---|---|---|---|
| 0 | 串行总线 | 一条双向数据线或两条单向数据线 | 速率不高， 但适合长距离连接 | 通信总线(计算机之间或计算机与其他系统之间) |
| 1 | 并行总线 | 多条双向数据线 | 有传输延迟，适合近距离连接 | 系统总线(计算机各部件) |
接口
CPU 与外围设备之间的信息交换方式，有两个部分：CPU 与 I/O接口之间的信息交换 和 I/O 接口与外部设备之间的信息交换
CPU 与 I/O接口之间信息交换的工作方式
- 程序查询方式
CPU 执行程序来轮询查询外设的状态，判断外设是否准备就绪
特点：CPU 与外设串行工作，硬件结构简单，CPU 大量时间都在查询和等待资源浪费较多，需要 CPU 保存现场由 CPU 将数据放入内存， 一次读写单位为 字
适用场合：低速外设或 CPU 任务不繁忙的情况 - 程序中断方式
中断：CPU 暂时中止现行程序，转去处理随机发生的紧急事件，处理完成后自动返回原程序的功能和技术
中断方式： I/O 接口与外设交换数据过程中 CPU 无须等待，当交换数据完成时，I/O接口产生中断，通知 CPU 处理数据
特点：CPU 与外设可并行工作，硬件结构复杂，服务开销时间大，需要 CPU 保存现场并由 CPU 将数据放入内存，一次的读写单位为字
适用场景：微型机中随机出现的任务，对 I/O 处理的实时性很高的系统 - DMA 方式
- 通道方式